LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD

Patent Number:

JP2001339100

Publication date:

2001-12-07

H01L33/00

Inventor(s):

YASUTOMI KEIZO; TAKAHASHI MASANORI; NOTÓ

Applicant(s):

SHIN ETSU HANDOTAI CO LTD

Requested Patent:

☐ JP2001339100

Application

JP20000160696 20000530

Priority Number(s):

IPC Classification:

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element excellent in convenience wherein light leading-out efficiency from an element is superior and terminal leading-out structure of the element is simple.

SOLUTION: A metal layer 3, a light emitting layer 4 and a first electrode 5 are formed in this order on the first main surface 7 side of a conductive substrate 2. A current is applied to the light emitting layer 4 through the first electrode 5 and the conductive substrate 2. By using reflection of the metal layer 3, superior light leading-out efficiency can be realized, and further electrodes or terminals can be formed on both sides of the light emitting element.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-339100

(P2001-339100A)

(43)公開日 平成13年12月7日(2001.12.7)

(51) Int.Cl.7

酸別記号

FΙ

テーマコード(参考)

H01L 33/00

H01L 33/00

A 5F041

В

審査請求 未請求 請求項の数20 OL (全 13 頁)


(21)出願番号	特顧2000-160696(P2000-160696)	(71)出願人	000190149
(00) these m	W-2-10 = 100 E (0000 = 00)		信越半導体株式会社
(22)出顧日	平成12年5月30日(2000.5.30)		東京都千代田区丸の内1丁目4番2号
		(72)発明者	安富 敬三
			群馬県安中市磯部2丁目13番1号 信越半
			導体株式会社半導体磯部研究所内
		(72)発明者	高橋 雅宜
			群馬県安中市磯部2丁目13番1号 信越半
	•		導体株式会社半導体磯部研究所内
		(74)代理人	100095751
			弁理士 管原 正倫
			最終頁に続く


(54) 【発明の名称】 発光素子及びその製造方法

(57)【要約】

【課題】 素子からの光取出し効率が良好であり、加えて素子の端子取出し構造が単純で利便性に優れた発光素子を提供する。

【解決手段】 導電性基板2の第一主表面7側に金属層3と発光層部4と第一電極5とがこの順序にて形成され、第一電極5と導電性基板2とを通じて発光層部4への通電を行なう。金属層3での反射を利用することにより、良好な光取出し効率を実現できることに加え、発光素子の両側に電極又は端子を形成することが可能となる。





【特許請求の範囲】

di

【請求項1】 導電性基板の第一主表面側に金属層と発光層部と第一電極とがこの順序にて形成され、前記第一電極と前記導電性基板を通じて前記発光層部への通電が可能であることを特徴とする発光素子。

【請求項2】 前記導電性基板がシリコン単結晶基板であり、該シリコン単結晶基板の第二主表面側に第二電極を形成したことを特徴とする請求項1記載の発光素子。

【請求項3】 前記金属層が前記シリコン単結晶基板に 直接接して形成されていることを特徴とする請求項2記 載の発光素子。

【請求項4】 前記金属層は、Auを主成分に形成されていることを特徴とする請求項3に記載の発光素子。

【請求項5】 前記金属層は、前記シリコン単結晶基板と接する第一金属層と、前記発光層部と接する第二金属層とを含むことを特徴とする請求項3記載の発光素子。

【請求項6】 前記金属層は、前記第一金属層と前記第 二金属層との間に、前記第一金属層と接する中間金属層 をさらに含み、前記第一金属層は、前記中間金属層の主 成分となる金属成分よりもシリコンと合金化しやすい金 属成分を主成分に形成されていることを特徴とする請求 項5記載の発光素子。

【請求項7】 前記第一金属層は、前記中間金属層の主成分となる金属成分よりもシリコンとの共晶温度の低い金属成分を主成分に形成されていることを特徴とする請求項6記載の発光素子。

【請求項8】 前記第一金属層はAuを主成分に形成され、前記中間金属層はAlを主成分に形成されていることを特徴とする請求項7記載の発光素子。

【請求項9】 前記第二金属層はAuを主体に構成されることを特徴とする請求項5又は6記載の発光素子。

【請求項10】 前記導電性基板が透光性を有する材質にて形成されており、かつ前記金属層に光通過部が形成されていることを特徴とする請求項1に記載の発光素子。

【請求項11】 前記透光性の導電性基板は、GaP基板であることを特徴とする請求項10記載の発光素子。

【請求項12】 前記発光層部は、前記第一電極側に位置する第一導電型クラッド層、前記金属層側に位置する第二導電型クラッド層、及び前記第一導電型クラッド層と前記第二導電型クラッド層との間に形成される活性層からなるダブルへテロ構造層を有し、さらに、前記第一電極と前記第一導電型クラッド層との間に形成される第一導電型電流拡散層を有することを特徴とする請求項1に記載の発光素子。

【請求項13】 前記第一導電型クラッド層と前記電流 拡散層とがp型であることを特徴とする請求項12記載 の発光素子。

【請求項14】 前記ダブルヘテロ構造層はAIGaI nP混晶にて構成され、前記電流拡散層はAIGaAs 混晶又はAIGaAsP混晶にて構成されることを特徴とする請求項12又は13に記載の発光素子。

【請求項15】 半導体単結晶基板上に発光層部をエピタキシャル成長させる工程と、

導電性基板の第一主表面と前記発光層部の第一主表面と を金属層のみを介して接合する接合処理工程と、

前記半導体単結晶基板を分離又は除去する工程と、 をこの順に行なうことを特徴とする発光素子の製造方 注

【請求項16】 前記発光層部と前記半導体単結晶基板との間に分離用成長層を予め形成し、前記発光層部を、前記金属層を介して前記導電性基板に接合後、前記分離用成長層を選択的に除去することにより、前記発光層部から前記半導体単結晶基板を分離することを特徴とする請求項15記載の発光素子の製造方法。

【請求項17】 前記接合処理は、加熱による接合処理 であることを特徴とする請求項15又は16に記載の発 光素子の製造方法。

【請求項18】 前記接合処理は、前記導電性基板の第一主表面に接して形成された金属層を、前記発光層部の第一主表面に接合することを特徴とする請求項17記載の発光素子の製造方法。

【請求項19】 前記接合処理は、前記発光層部の第一 主表面に接して形成された金属層を、前記導電性基板の 第一主表面に接合することを特徴とする請求項17記載 の発光素子の製造方法。

【請求項20】 前記接合処理は、前記発光層部の第一 主表面に接して形成された金属層を、前記導電性基板の 第一主表面に接して形成された金属層に接合することを 特徴とする請求項17記載の発光素子の製造方法。

【発明の詳細な説明】

[0001].

【発明の属する技術分野】この発明は発光素子とその製造方法に関する。

[0002]

【従来の技術】発光ダイオードや半導体レーザー等の発 光素子に使用される材料及び素子構造は、長年にわたる 進歩の結果、素子内部における光電変換効率は理論上の 限界に次第に近づきつつある。従って、一層高輝度の素 子を得ようとした場合、素子からの光取出し効率が極め て重要となる。光取出し効率を向上させる方法として は、発光層部から基板側に向かう光も発光に寄与できる ように、発光層部に光透過性の半導体基板を接合する方 法が提案されている。しかしながら、光透過性の半導体 基板を、発光層部に直接接合しようとした場合、一般に その工程は複雑なものとなりやすく、また高温での接合 処理が必要となるため発光層部が劣化しやすい問題があ る。

【0003】次に、AIGaInP混晶により発光層部 が形成された発光素子は、薄いAIGaInP(あるい

はGaInP) 活性層を、それよりもバンドギャップの 大きいn型AlGaInPクラッド層とp型AlGaI nPクラッド層とによりサンドイッチ状に挟んだダブル ヘテロ構造を採用することにより、高輝度の素子を実現 できる。このようなAIGaInPダブルヘテロ構造 は、AIGaInP混晶がGaAsと格子整合すること を利用して、GaAs単結晶基板上にAlGaInP混 晶からなる各層をエピタキシャル成長させることにより 形成できる。そして、これを発光素子として利用する際 には、通常、GaAs単結晶基板をそのまま素子基板と して利用することも多い。しかしながら、発光層部を構 成するAIGaInP混晶はGaAsよりもバンドギャ ップが大きいため、発光した光がGaAs基板に吸収さ れて十分な光取出し効率が得にくい難点がある。この問 題を解決するために、半導体多層膜からなる反射層を基 板と発光素子との間に挿入する方法 (例えば特開平7-66455号公報)も提案されているが、積層された半 導体層の屈折率の違いを利用するため、限られた角度で 入射した光しか反射されず、光取出し効率の大幅な向上 は原理的に期待できない。

【0004】他方、最近の文献(Applied Physics Letters, 75(1999)3054)には、図14に示すように、A1GaInPダブルへテロ構造を有する発光層部とシリコン単結晶基板との間にAuを主体とした金属層を挿入する提案がなされている。具体的には、図14に示す発光素子100は、n型シリコン単結晶基板101を酸化して形成されるSiO $_2$ 層102上に、AuBe層103及びAu層104が金属層110として形成され、さらにp型GaAsキャップ層105、ダブルヘテロ構造をなすp型AlGaInPクラッド層106、AlGaInP活性層107及び1008、ならびにAuGeNi/Au層からなる電極109が形成されている。活性層107で発生した光は、図15に示すように、Au層104にて反射される。

【0005】この構造によると、金属層110が反射鏡として機能するため入射角度に依存しない高い反射率が実現され、光取出し効率を大幅に高めることができる。ただし、この場合はA1GaInP混晶層を金属層上に直接成長させることは不可能であるから、次のような方法が採用されている。まず、蒸着により金属層110を形成したシリコン単結晶基板101と、A1GaInPダブルへテロ構造106、107、108を有する発光層部及びGaAsキャップ層105をエピタキシャル成長させたGaAs単結晶基板とを別々に用意する。次いで、両基板を金属層110とキャップ層105との間で接合した後GaAs単結晶基板を除去し、必要な電極を形成して素子とする。

[0006]

【発明が解決しようとする課題】上記文献に開示された 素子においては、金属層110の形成されるシリコン単 結晶基板101として、SiO2からなる厚い絶縁膜102にて被覆されたものが使用されており、図14に示すように、キャップ層105ならびに発光層部106~108への通電は、Au層104においてキャップ層105ならびに発光層部106~108の外側に露出した部分を電極として用い、前記Au層104と電極109との間で絶縁膜102を介さずに行なうようにしている。従って、この構造では、素子の端子取出し構造が複雑にならざるを得ず、製造工数の増加ひいては素子の価格上昇につながる欠点がある。

【0007】本発明の課題は、素子からの光取出し効率が良好であり、加えて素子の端子取出し構造が単純で利便性に優れた発光素子とその製造方法を提供することにある。

[0008]

【課題を解決するための手段及び作用・効果】上記の課題を解決するために本発明の発光素子は、導電性基板の第一主表面側に金属層と発光層部と第一電極とがこの順序にて形成され、第一電極と導電性基板とを通じて発光層部への通電が可能であることを特徴とする。

【0009】上記の構造によると、基板と発光層部との間に金属層を挿入した発光素子において、金属層での反射を利用することにより良好な光取出し効率を実現できることに加え、発光素子の両側に電極または端子を形成することが可能となる。すなわち、前記した文献の発光素子(図14)とは異なり、金属層を発光層部の側方に露出させて端子取出し部を形成するという複雑な構造にする必要がなくなる。従って、素子の端子取出し構造が大幅に単純化され、チップサイズを縮小することができるとともに、利便性に優れた発光素子が実現される。

【0010】図1に示すように、導電性基板2と金属層3と発光層部4からなる積層体9への通電方向は、

(a)に示すように、第一電極側が負となる極性でも、また、(b)に示すように、第一電極側が正となる極性でも、いずれも可能である。この場合、発光層部4におけるヘテロ接合構造の積層順序は、(a)と(b)とで逆となる。

【0011】導電性基板2は、シリコン単結晶等の半導体とすることもできるし、A1等の金属とすることもできる。導電性基板2を半導体とする場合は、図1に示すように、導電性基板2の第二主表面側に第二電極6を形成し、該第二電極6に第二端子12をさらに形成する。この場合、第一電極5と第二電極6との間で通電がなされる形となる。他方、導電性基板2を金属とする場合は、第二端子12を導電性基板2に直接形成できるので、第二電極6は省略することも可能である。なお、導電性基板2として半導体を採用する場合、導電性基板2との接合強度を高めることの2つの観点において、導電性基板2と金属層3とを直接接触させた構造

を採用することが望ましい。

【0012】第一電極5は、発光層部4の表面の一部のみを覆う形にて形成することができる。この場合、発光層部4の活性層にて発生する光13,14のうち、金属層3側に向かう光14の少なくとも一部を該金属層3にて反射させ、その反射光15を、発光層部表面の第一電極5に覆われていない領域から漏出させることができる。これにより、一層良好な光取出し効率を実現できる。

【0013】上記のような発光素子1は、導電性基板2 と発光層部4とを接合予定面にて金属層3を介して重ね 合わせ、接合処理することにより製造することができ ス

【0014】具体的には、以下に示す本発明の製造方法により製造することができる。すなわち、本発明の製造方法は、半導体単結晶基板上に発光層部4をエピタキシャル成長させる工程と、導電性基板2の第一主表面と発光層部4の第一主表面とを金属層3のみを介して接合する接合処理工程と、前記半導体単結晶基板を分離又は除去する工程と、をこの順に行なうことを特徴とする。接合処理は、例えば加熱による接合処理とすることができる。

【0015】上記の方法においては、導電性基板2と発光層部4とを金属層3のみを介して接合する。導電性基板2と発光層部4とを、前記の文献とは異なりSiO₂等の絶縁被膜を介さずに金属層3のみで接合することで、接合強度を高めることができるばかりでなく、導電性基板2と金属層3との間の電気的導通状態も良好に確保することができる。特に、導電性基板2がシリコン単結晶や化合物半導体単結晶あるいは混晶である場合、基板と金属層の一部とを合金化させる形で接合を行なうようにすれば、接合強度を一層向上させることができる。【0016】

【発明の実施の形態】本発明の実施の形態について、添付の図面を用いて説明する。図1(a)は、本発明の一実施形態である発光素子1を示す概念図である。発光素子1には、導電性基板2の第一主表面7側に金属層3と発光層部4と第一電極5とがこの順序にて形成されている。第一電極5は、発光層部4の表面の一部のみを覆う形にて形成されている。また、導電性基板2の第二主表面8側には第二電極6が形成されており、発光層部4と金属層3とを挟んで第一電極5と第二電極6との間において(すなわち、第一電極5と導電性基板2を通じて)発光層部4への通電が行なわれるようになっている。

【0017】図2は、発光素子1のより具体的な構成を示すものである。導電性基板2はn型Si(シリコン)単結晶基板とされ、金属層3は、Si単結晶基板2と接して形成される第一金属層31と、発光層部4側において該第一金属層31と接する中間金属層32と、発光層部4と接して形成される第二金属層33とを含む。Si

単結晶基板 2 は、後述する加熱接合を行なう際にも熱応力等による変形を生じにくく、また、いくつかの特定の金属 (例えば A u) と合金化しやすいため、強度の高い接合構造を実現しやすい利点がある。この場合、該第一金属層 3 1 を、中間金属層 3 2 の主成分となる金属成分よりも S i と合金化しやすい金属成分を主成分にして形成することにより、金属層 3 と S i 単結晶基板 2 との合金化を主に第一金属層 3 1 内に留め、中間金属層 3 2 に及ぶことを抑制することが可能となる。これにより、金属層 3 と発光層部 4 との接合界面における金属相の面積率が高められ、また接合界面の平坦性を良好に保つことができる。いずれも、接合界面における反射率の向上に寄与する。

【0018】この場合、第一金属層31は、中間金属層 32の主成分となる金属成分よりもSiとの共晶温度の 低い金属成分を主成分に形成することができる。融点の 高いシリコンとの間で、比較的低温にて共晶を形成する 成分を第一金属層31の主成分とすることで、加熱接合 温度を低温化することができ、ひいては発光層部4の劣 化等も生じにくくすることができる。具体的な例として は、第一金属層31は、Au層あるいはAuGe合金 (例えばGe含有率が12重量%程度のもの)層などA uを主成分に構成することができ、中間金属層32はA 1層あるいはA1合金層など、A1を主成分に構成する ことができる。AuとSiとの共晶温度は約363℃で あり、AleSiとの共晶温度は約577℃である。な お、中間金属層32はAuとの間で融点の低い共晶をな るべく形成しない金属を主成分に構成することが、中間 金属層32とSi単結晶基板2との合金化の影響を中間 金属層32に及びにくくする観点において望ましい。A 1は、この観点において中間金属層32の主成分として 望ましいものである。また、Al以外では、Ag、C u、Ni、PdあるいはPtなどの成分も採用可能であ

【0019】なお、Si単結晶基板2は、金属層3及び第二電極6とのオーミック接触性を高めるために、その第一主面側及び第二主面側に高濃度ドープ層2aを形成したもの(例えば高濃度のドーパントを熱拡散させた両面拡散ウェーハ)を採用することが望ましい。あるいは、Si単結晶基板2として、例えばAsやBを高濃度にドープしたものを使用することが可能である。この実施形態では、両面にn+ドープ層2aを形成したn型Si単結晶基板2が使用されている。

【0020】次に、本実施形態では、中間金属層32と発光層部4との間に、n型AlGaInPクラッド層41と接するとともに発光層部4からの光を反射する第二金属層33を形成している。

【0021】前記第二金属層33の材質として、例えば Auを主体に構成されるものを例示することができる。 この実施形態では、Au-Ge合金により第二金属層3

3を形成している。使用するAu-Ge合金中のGe含有率は1~3質量%とするのがよい。また、第二金属層33はAu層とすることもできる。

【0022】次に、発光層部4は、第一電極5側に位置する第一導電型クラッド層43、金属層3側に位置する第二導電型クラッド層41、及び第一導電型クラッド層43と第二導電型クラッド層41との間に形成される活性層42からなるダブルへテロ構造層を有するものとすることができる。このような構造を採用することにより、両クラッド層43、41から注入されたホールと電子とが活性層42の狭い空間内に閉じ込めらる形で効率よく再結合するので、高輝度の素子を実現できる。なお、反射による光取出し効率を高めるために、第二率電型クラッド層41と金属層3とは直接接して形成されているのがよい。ただし、動作電圧を下げるために、第二導電型クラッド層41と金属層3との間に高濃度ドープの薄膜を挿入することも可能である。

【0023】ダブルヘテロ構造層は、具体的にはA1G aInP混晶にて構成することができる。具体的には、 AlGaInP混晶あるいはGaInP混晶からなる活 性層42を、p型AIGaInPクラッド層43とn型 AIGaInPクラッド層41とにより挟んだ構造とす ることができる。AIGaInPは直接遷移型で大きな バンドギャップを有する半導体であり、活性層42の両 側に形成されるクラッド層43、41とのバンドギャッ プ差に起因したエネルギー障壁により、注入されたホー ルと電子とが狭い活性層42中に閉じ込められて効率よ く再結合するので、非常に高い発光効率を実現できる。 さらに、活性層42の組成調整により、緑色から赤色領 域にかけて広範囲の発光波長を実現することができる。 図2の発光素子1では、第一電極5側にp型A1GaI n Pクラッド層43が配置されており、通電極性は第一 電極5側が正である。

【0024】次に、第一電極5と第一導電型クラッド層43と同一導電型の電流拡散層44が形成されている。第一電極5は、発光層部4の表面の一部のみを覆う形にて形成されているので、電流拡散層44を形成することでダブルへテロ構造層41,42,43に対し面内方向に均一になるように電流を拡散することが可能となり、第一電極5に覆われていない領域においても高輝度な発光状態を得ることができる。その結果、当該領域における直接光はもとより金属層3による反射光の強度も強まり、さらに第一電極5に邪魔されずに効率的にその光を取り出すことができるから、素子全体の発光輝度を大幅に高めることができる。

【0025】電流拡散層44は、A1GaAs混晶又はA1GaAsP混晶にて構成することができる。A1GaAs混晶あるいはA1GaAsP混晶は、GaAsとの格子定数差が小さく、GaAs単結晶基板との格子整

合性が高いので、その上にさらにAIGaInP混晶を エピタキシャル成長させても良好な整合性を維持しやす い利点がある。図2の実施形態では、高濃度に不純物を ドープしたp+型AIGaAsP混晶により、電流拡散 層44を形成している。

【0026】なお、図2の発光素子1において、各層の厚さの実例として以下のような数値を例示できる:第一金属層31=200nm、中間金属層32=100nm、第二金属層33=200nm、n型A1GaInPクラッド層41=1000nm、A1GaInP活性層42=600nm、p型A1GaInPクラッド層41=1000nm、p+型A1GaAsP電流拡散層44=1000nm。また、例えば、第一電極5はAu層とAuBe層、第二電極6はNi層により構成することができ、厚さをそれぞれ1000nm程度とすることができ、

【0027】以下、図1の発光素子1の製造方法について説明する。まず、図3(a)に示すように、半導体単結晶基板であるGaAs単結晶基板61の第一主表面81に、発光層部4として、p+型AlGaAsP電流拡散層44、p型AlGaInPクラッド層43、AlGaInP活性層42及びn型AlGaInPクラッド層41をこの順序にエピタキシャル成長させる。これら各層のエピタキシャル成長は、有機金属気相エピタキシャル成長(MetalorganicVapor Phase Epitaxy: MOVPE)法により行なうことができる。

【0028】次に、図3(b)に示すように、発光層部4のn型A1GaInPクラッド層41の上に金属層3として、AuGe層(第二金属層)33、A1層(中間金属層)32及びAu層(第一金属層)31をこの順序にて形成する。各層の形成は、例えば真空蒸着法あるいはスパッタ法等の公知の物理蒸着法により行なうことができる。そして、このようにして金属層3を形成した多層基板63の金属層3の側をSi単結晶基板2の第一主表面7に重ね合わせ(図3(c))、300℃~500℃に加熱することにより接合処理を行なう。加熱は、例えば登素雰囲気中で行なう。これにより、Au層31はSi単結晶基板2の主表面7に接合される。接合処理は、例えばAu-Si共晶温度の直上(例えば370℃~400℃前後)にて行なうことがより望ましい。

【0029】上記接合処理温度においては、Au層31の一部又は全体が接合の際にSi単結晶基板2のSiと共晶反応してAu-Si合金層となる。形成されるAu-Si合金層の組成は、例えばAu-2~6質量%Siである。他方、Al層32を構成するAlはAuとの間で種々の組成の金属間化合物を生成するが、それら金属間化合物はいずれも、接合温度である300℃~500℃で共晶反応による液相を生成しないため、Alとの間での合金化は比較的起こしにくい。その結果、接合処理時のAu層31とSiとの合金化の影響が、第二金属層

をなすAu-Ge層33に及びにくくなり、Au-Ge 層33の光反射能を高めることができる。

【0030】接合処理が終了すれば、図3(d)に示すように、GaAs単結晶基板61を除去することにより、多層構造の発光素子基板1aが得られる。GaAs単結晶基板61の除去は、例えばケミカルエッチングにより行なうことができる。他方、図5(a)に示すように、発光層部4と半導体単結晶基板としてのGaAs単結晶基板61との間に分離用成長層62を予め形成し、発光層部4を、(b)に示すように金属層3を介して導電性基板であるSi単結晶基板2に接合した後、(c)に示すように分離用成長層62を選択的に除去することにより、発光層部4とGaAs単結晶基板61とを分離するようにしてもよい。この場合、分離用成長層62は、GaAs単結晶基板61上にエピタキシャル成長可能であり、かつ発光層部4よりも特定のエッチング液に対する溶解性の高い材質にて構成しておくことが望ましい。

【0032】GaAs単結晶基板61を除去ないし分離した発光素子基板1aは、その電流拡散層44側に第一電極5を、Si単結晶基板2の第二主表面8側に第二電極6をそれぞれ形成してダイシング後、その半導体チップを支持体に固着し、さらにリード線をワイヤボンディングして樹脂封止することにより図2に示す発光素子1が得られる。

【0033】図3に示す実施の形態において接合処理は、発光層部4の第一主表面側に接して形成された金属層3を、導電性基板2の第一主表面7に接合する形で行なわれていた。他方、接合処理は、図4(a)に示すように、導電性基板2の第一主表面7に接して形成された金属層3を、発光層部4の第一主表面82側に接合する形で行なってもよい。この実施の形態では、Si単結晶基板2の第一主表面7上に金属層3として、Au層31、AI層32及びAuGe層33をこの順序にて積層形成しておき、発光層部4の第一主表面82にその金属層3を直接接触させて加熱することにより接合処理を行なうようにしている。

【0034】さらに、接合処理は、図4(b)に示すように、発光層部4の第一主表面82に接して形成された金属層32,33を、導電性基板であるSi単結晶基板2の第一主表面7に接して形成された金属層31に接合する形で行なうこともできる。図に示した実施形態では、中間層となるA1層32と、第一金属層となるAu層31との間に接合界面が形成されるようにしている。例えば接合処理温度において、Au層31のAuをSi単結晶基板2のSiと反応させて共晶融液を発生させ、その共晶融液をA1層32と濡れ接触させることにより良好な接合状態を得ることができる。

【0035】なお、図6及び図7に示すように、金属層3の構成には種々の変形を加えることができる。図6の発光素子200においては、金属層3はAu層33のみにより形成されている。ただし、Au層33は、少なくともその一部がAuーSi合金となる。また、図7の発光素子210は、金属層3を、発光層部4側に位置するAuGe合金層33と、Si単結晶基板2側に位置するAu層31との2層により形成した例である。いずれの場合も、処理温度をSi-Auの共晶温度付近かそれよりも若干低く設定する形で接合処理を行なうことが望ましい。

【0036】また、図2、図6及び図7の発光素子1,200,210では、第一導電型クラッド層と電流拡散層とがいずれもp型である例を示していたが、図11に示すように、第一導電型クラッド層と電流拡散層とをn型とする構成も可能である。この発光素子230では、Si単結晶基板2の第一主表面7上に、金属層3'として、Au層(第一金属層)31、Al層(中間金属層)32及びAuBe層(第二金属層)33'がこの順序にて形成されている。また、発光層部4'として、金属層3'側からp型AlGaInPクラッド層43、AlGaInP活性層42、n型AlGaInPクラッド層41及びn+型AlGaAs電流拡散層44'が形成されている。この発光素子230の層41、42及び43の積層順序は、図1の発光素子1と全く逆であり、通電極性は第一電極5側が負である。

【0037】この構造を採用することによる利点は以下の通りである。すなわち、図9に示すように、GaAs単結晶基板61上に発光層部4をエピタキシャル成長させたものを、金属層3を介してSi単結晶基板2と接合し、その後GaAs単結晶基板61を除去すると、図9(b)に示すように、得られる発光素子基板に反りが生じてしまうことがある。この反りが生ずる原因は次の通りである。すなわち、図10に示すように、GaAs単結晶基板61上にエピタキシャル成長させたAIGaAs電流拡散層44には、GaAs単結晶基板61と格子整合するための弾性整合歪が生じている。具体的にいえば、AIAsの格子定数がGaAsの格子定数よりも少し大きいので、AIGaAs電流拡散層44側には面内

圧縮方向の弾性歪が生じた状態になっている。そして、GaAs単結晶基板61を除去すると、AlGaAs電流拡散層44の弾性歪は面内方向に伸張する形で解放され、結果として、図9(b)に示すようにAlGaAs電流拡散層44側が凸となる形で、発光素子基板に反りが発生することになる。このような反りが発生すると、発光層にクラックが導入されることがあり好ましくない。

【0038】ところで、電流拡散層44は、一般には多数キャリアが電子となるn型のほうが、有効質量の大きいホールが多数キャリアとなるp型のものよりも少ない厚みで十分な電流拡散効果が得られる。従って、GaAs単結晶基板61にエピタキシャル成長させるAlGaAs電流拡散層は、図10(b)に示すように、n型のもの(44)のほうが、(a)に示すp型のもの(44)よりも薄くすることができる。AlGaAs電流拡散層の厚みが小さくなれば、GaAs単結晶基板61を除去したときに解放される弾性歪エネルギも小さくなり、その解放されたエネルギーが行なう仕事として現れる基板の反りも小さくすることができる。すなわち、図11に示すように、第一導電型クラッド層と電流拡散層とをn型とする構造を採用することにより、発光素子基板に生ずる反りを軽減することができる。

【0039】なお、高濃度にドープしたn+型のA1G a As 混晶又はA1G a As P混晶からなる電流拡散層 44'の厚さは、10nm~1000nmとするのがよい。また、これ以外の各層の厚さは図2の発光素子1と同様のものを採用できる。

【0040】なお、電流拡散層44の組成を適切に選択して、該電流拡散層44が接するクラッド層とのバンド不連続量を大きくすることにより、発光層部4におけるヘテロ接合界面での電流拡散効果を高めることができる。この場合、電流拡散層44の厚さを小さくすることも可能となり、得られる発光素子基板の反り防止を図る上で有効である。

【0041】次に、図8に示すように、導電性基板はSi単結晶等の半導体に代えて、金属を用いることも可能である。図8に示す発光素子220では、導電性基板2としてAI基板21が使用されている。金属層3としては、AI基板21側にAu層31を、発光層部4側にAu-Ge合金層33を配置した2層構造のものを採用している。導電性基板2に金属を使用することで第二電極を省略することが可能となる。なお、導電性基板2として用いる金属の材質としては、AI以外にSnを使用することも可能である。

【0042】なお、図4~図11に示した実施形態では、電流拡散層をAlGaAs混晶により形成しているが、図2と同様にAlGaAsP混晶を用いてもよい。 【0043】また、以上説明した実施の形態では、導電性基板2はSi単結晶あるいは金属など、実質的に透光 性を有さない材質にて構成していたが、図12に示す発光素子240のように、透光性を有する材質にて形成することも可能である。この場合、金属層3には光通過部141を形成することができる。このようにすることで、金属層3による反射光と、光通過部141を経て透光性の導電性基板22側に入射した透過光との双方の寄与により、光取出し効率を高めることができるようになる。この場合、金属製の第二電極6により透光性の導電性基板22の第二主表面8を覆っておけば、第二電極6の表面での反射光による光取出し効率向上への寄与も期待できる。透光性の導電性基板22としては、例えばGaP基板を使用することができる。また、発光層部4と金属層3との積層構造は、金属層3に光通過部141を形成する点を除き、図2、図7、図11等と同様のものを採用できる。

【0044】また、金属層3に光通過部141を形成するために、層形成時にマスキング等により金属層3をパターニングする方法を採用できる。例えば図13(a)に示すように、金属層3を線状にパターンニングし、隣接する線状の金属層領域間に光通過部141をスリット状に形成することができる。また、図13(b)に示すように、金属層3を網状にパターンニングし、その網目を光通過部141とすることもできる。さらに、図13(c)に示すように、金属層3を散点状あるいは島状にパターンニングすれば、個々の金属層領域の背景部分を光通過部141として活用することができる。

【図面の簡単な説明】

【図1】本発明の発光素子の、概略構造の例をいくつか示す模式図。

【図2】図1(a)の発光素子の具体的な積層構造の例を示す模式図。

【図3】図2の発光素子の、製造工程の第一例を示す説明図。

【図4】同じく第二例を示す説明図。

【図5】同じく第三例を示す説明図。

【図6】図2の発光素子における、金属層の第一変形例を示す模式図。

【図7】同じく第二変形例を示す模式図。

【図8】 金属基板を用いた発光素子の例を示す模式図。

【図9】接合後に半導体単結晶基板を除去することにより、得られる発光素子基板に反りが発生する様子を説明する図。

【図10】電流拡散層の導電型をp型とする場合とn型とする場合との、層厚さの違いを説明する図。

【図11】第一電極側のクラッド層と電流拡散層とを n型とした発光素子の例を示す模式図。

【図12】透光性の導電性基板基板を使用し、金属層に 光通過部を形成する発光素子の例を、その作用とともに 示す模式図。

【図13】金属層に形成する光通過部の種々のパターン

!(8) 001-339100 (P2001-33JL8

を示す模式図。

【図14】従来の発光素子の構造を示す模式図。

【図15】図14の発光素子による光の反射経路を示す 模式図。


【符号の説明】


- 1,100,200,210,220,240 発光素 子
- 2 導電性基板
- 3 金属層
- 4 発光層部.
- 5 第一電極

6 第二電極


- 21 金属基板(導電性基板)
- 31 第一金属層
- 32 中間金属層
- 33 第二金属層
- 41 n型AlGaInPクラッド層
- 42 AlGaInP活性層
- 43 p型AlGaInPクラッド層
- 44 電流拡散層
- 61 半導体単結晶基板
- 141 光通過部


【図1】






第二主农面8







【図2】




【図8】




【図9】




【図3】





【図4】




【図5】









フロントページの続き

(72)発明者 能登 宣彦 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 F ターム(参考) 5F041 AA03 CA04 CA33 CA34 CA35 CA74 CA77 CA85 CA91 CA92 CA98 CA99 CB15